PLOT PROCESS APPARATUS

Patent number:

JP11147335

Publication date:

1999-06-02

Inventor:

ISHIKAWA HIROSHI; KAWADA TETSUO

Applicant:

FUJI XEROX CO LTD

Classification:

- international:

G06T15/00; G06T15/00; (IPC1-7): B41J5/30;

B41J21/00; G06T11/00; G09G5/36

- european:

G06T15/00A

Application number: JP19970317334 19971118 Priority number(s): JP19970317334 19971118


Also published as:

US6339424 (B

Report a data error he

Abstract of JP11147335

PROBLEM TO BE SOLVED: To execute both an original image-processing function and an auxiliary accelerator function by a hardware of a small circuit scale. SOLUTION: Image data that cannot be processed at a required speed are sent and processed at a non-real time path 7 through an operating device I/F 5 from an operating device 1. Thereafter, the data are transferred to a designated address of a memory device through the operating device I/F 5. If necessary, the transferred data are further processed at the operating device 1 or repeatedly processed at the non-real time path 7 or transferred to a real time path 6, and finally sent to an output device 3. Image data that can be processed at the required speed are directly sent to the real time path 6 through the operating device I/F 5. The image data sent to the real time path 6 are output to the output device 3 through an output device I/F 8.



Data supplied from the esp@cenet database - Worldwide

(43)公開日 平成11年(1999)6月2日


(51) Int CL.		特別配号	F I	
	2/30		B41J 5	5/30 Z
2	21/00		23	21/00 Z
G06T 1	1/00		G09G 5	5/36 530C
0600	2/38	530	G06F 15	15/72 A
			審查請求	審査請求 未請求 崩浆項の数11 〇L (全 13 月
(21)出版番号		特鼠平 9-317334	(71) 出國人 00005496	000005498
(22) 出版日		平成9年(1997)11月18日		笛士ゼロックス株式会社 東京都港区赤坂二丁目17番22号
			(72) 発明者	右川 宏
				神奈川県足柄上郡中井町境430 グリーン
				テクなかい 富士ゼロックス株式会社内
			(72)発明者	河田 哲與
				神奈川県足柄上郡中井町境430 グリーン
				テクなかい 富士ゼロックス株式会社内
			(74) 代理人	弁理士 澤田 俊夫

描画処理装置 (54) (発配の名称)

(51) [要約]

【映題】 回路規模の小さなハードウェアで、画像処理 本来の処理機能と、植助的なアクセラレータ機能とを実 斤できるようにする

送られた画像データは出力デバイス1/F8を経由して F5を経由して、指定された配位装置のアドレスに転送 される。低送されたデータは、必要であれば、さらに資 算装置1で処理され、またはノンリアルタイムパス7で れ、最終的に出力デバイス3に送られる。要求速度で処 **理できる画像データは、演算装配 1 / F を介して直接に** リアルタイムパス6へ送られる。 リアルタイムパス6へ 扱り返し処理され、またはリアルタイムパス6へ転送さ 【解決手段】 要求速度で処理できない画像データは演 **算装配 1 から演算装配 1 /F5を経由してノンリアルタ** イムパス7に送られて処理され、その後、演算装置1/ 出力デバイス3に出力される。



[特許額求の範囲]

【讃求項1】 内部素子の核税関係で機能が決定される ハードウェアにより構成され、入力される画像データを 処理し出カデバイスをドライブする描画処理装置におい 上記出力デバイスの画像処理速度に同期して処理するリ アルタイムパス手段と、

上記同期速度より遅い速度で処理するノンリアルタイム

上記入力された画像データの内容に基づいて、上記画像 ンリアルタイムパス手段に転送するかを決定するパス決 データを上記リアルタイムパス手段に転送するか上記ノ

_

少なくとも上記ノンリアルタイムパス手段は処理機能を **再構成するための郜き換え可能なハードウェアを含んで** いることを特徴とする描画処理装配。

上記処理機能を再構成するための番き換 ドプログラマブルゲートアレイ) とメモリとから成る語 え可能なハードウェアは少なくともFPGA(フィール **水項1 記載の描画処理装置** [醋來項2]

リアルタイムパス手段に送るデータに含まれた、転送先 アドレス情報に基づいて転送するようにした請求項1ま れ、上紀ノンリアルタイムパス手段の処理結果を、ノン 【開求項3】 描画処理装置本体は演算装置に接続さ たは2記載の描画処理装置。

【請求項4】 上記ノンリアルタイムパス手段に送るデ パラメータを添付する請求項1、2または3配破の描画 **一夕には、処理を選択する情報、および、処理に必要な** 処理装置, 【翻求項5】 上記ノンリアルタイムパス手段の処理結 果が転送される転送アドレスは、上記演算装置内の記憶 **模徴のアドレスとする詰求項3記載の描画処理装置。**

のロードとを行う翻求項1、2、3、4または5記載の 【間求項6】 上記ノンリアルタイムパス手段は再構成 データ制御部を備え、上記再構成データ制御部は、指定 された処理ロジックのロードと、転送されたパラメータ **描画処理装置。**

ス手段およびリアルタイムパス手段の一方に択一的に切 【請求項7】 上記処理機能を再構成するための事き換 え可能なハードウェアは、出力先をノンリアルタイムパ り替えるパススイッチを有する閻求項1、2、3、4、 5または6記載の描画処理装置。

ş

【謝求項8】 カードサイズに構成される請求項1、 2、3、4、5、6または7記載の描画処理装置。

【開求項9】 上記資算装置は、描画処理装置本体の性 能を示すデータベースを具備し、上配データベースの情 限に基づいて転送パスが判別される請求項1、2、 4、5、6、7または8記載の描画処理装置。

【精求項10】 転送パスの切り替えが所定の画像デー タ単位で実行される請求項1、2、3、4、5、6、

出力サバイス

8

7、8または9記載の描画処理装置。

上配構画処理装置の処理結果により駆動される出力装置 であって、入力されたデータのパスを決定するパス決定 ンリアルタイムパス手段と、入力された回像データの内 容に基づいて、上記画像データを上記リアルタイムパス 手段に転送するか上配ノンリアルタイムパス手段に転送 **内部系子の接続関係で機能が決定されるハードウェアに** より構成されて上記画像データを処理する描画処理装置 手段と、必要な画像処理速度に同期して処理するリアル タイムパス手段と、同期速度より違い速度で処理するノ するかを決定するパス決定手段とを具備するものと、 【群求項11】 画像データを生成する演算装配と、 2

【発明の詳細な説明】 . [1000]

とを有することを特徴とする画像処理装置。

【発明の属する技術分野】本発明はコンピュータで生成 された画像データを処理し、表示・出力する描画処理装 蛩に関する。

処理し、画面に表示したりプリンタに出力する場合、特 【従来の技術】従来、コンピュータで生成された画像を にカラー画像ではその処理に多くの時間がかかるため、 [0002] 2

持ったハードウェアとは別に、上記のアクセラレータハ 処理を加速する装置が付加される。たとえばカラー画像 **一トしたい機能をすべてハードウェアで用意しておく必** 要があるという点である。そのためサポートする機能の 数にも依存するが、基本的に回路規模が大きくなってし し、プリンタを動作させ正常終了を監視する装置機能を をコンパクトにするための圧縮仲扱処理、闘巣に必要な 回転や拡大処理、廃模値を計算するためのペクトル資類 処理、画質を向上させるための色補正、フィルタリング などがある。これら付加的な装団は、一般的に、ハード ウェアアクセラレータと呼ばれ、これらハードウェアア クセラレータを使うと、コンピュータの資類処理装留を 使ってソフトウェアで処理するよりも処理の高速化が図 れる。ハードウェアアクセラレータの欠点はアクセラレ まう。また本来の処理機能、たとえばプリンタではペー ジ記述音語 (PDL) ファイルを解釈し、画像を展開 一ドウェアが必要になる。

[0003] それに対し、特開平06-131155号 理の変更データをファイルとして配位することで共通の 公報では、プログラマブルロジックをアドレスジェネレ **一タブロックと演算ブロックとに使用して様々な画像処** プログラマブルロジックを変更して様々な画像処理に対 **応する装置が提案されている。**

い資類の組み合わせで行い、もって演算回路を小さくす 各種処理に応じてそれらの資算回路の組み合わせに対す るデータの流れを制御することで各種の処理をより少な [0004] また特開平06-282432公報では、 る装配が提案されている。

8

3

る。しかし、複雑でかつ組額が多い処理を実現するには U)を複数設置して並列処理することは一つの改善であ 5. しかし、画像処理の場合逐次処理して行くパイプラ イン化に向いており、並列化では汎用プログラム処理よ りは高速化できるものの、ハードウェアアクセラレータ [0005]しかしながら、これら結束の方式では画像 処理を行うときの制約が大きく、回路規模を十分生かせ ない。資質装置に所定の画像処理に必要なマクロ処理群 **一ドしてアドレスを生成し資算を選択して処理する方法** が登録され、外部から入力される命令コードを一旦デコ は、処理が単純な処理の集まりである場合は有効であ 効率が悪い方法である。また質術論理ユニット(AL としては規模の割に効果が小さい。

[0006] そしてこれらの技術は本来の処理とは別の 画像処理の一部を担うものであり、装置全体としてはコ ンパクトには成らない。

[0007]

に、上紀ハードウェアは小さな回路規模で構成できるよ 【発明が解決しようとする課題】本発明の目的は、上記 のような従来技術の問題を解決し、画像処理本来の処理 機能と、例外的に低い処理を加遠させるアクセラレータ 機能とを、ともにハードウェアとして実現するととも うにすることにある。

ルタイムパス手段を、処理機能を再構成するための審き 理速度に同期して処理するリアルタイムパス手段と、上 紀同期遠度より遅い速度で処理するノンリアルタイムパ て、上配画像データを上配リアルタイムパス手段に転送 するか上配ノンリアルタイムパス手段に転送するかを決 定するパス決定手段とを設け、少なくとも上記ノンリア 換え可能なハードウェアを含ませて構成するようにして 的を達成するために、描画処理装配をハードウェアで檊 成し、この描画処理装置に、上記出力デバイスの画像処 【戦題を解決するための手段】本発明によれば、上述目 ス手段と、上記入力された画像データの内容に基づい 0008

アで実行することができ回路規模を小さなものに抑える ことができる。また、ソフトウェアで実行する場合に比 [0009] この構成においては、ノンリアルタイムの 処理を再構成可能なハードウェアで奥曳しているので様 々な稲類のノンリアルタイムの処理を同一のハードウェ べ高速の処理が可能となる。

て、ノンリアルタイムパスは再構成データ制御部、再構 [0010] 本発明をさらに詳細に説明する。本発明に より実現されるシステムの一例は、全体として、資草装 出カデバイス1/Fとを含んで構成されている。 演 **算装置 I /Fは入力バッファとパス決定部からできてい** 体化協画処理装置は、資算装置インターフェース(1 / F) と、リアルタイムパスと、ノンリアルタイムパス **配と一体化描画処理装置と出力デバイスとからなり、**

[Dナンパーが付与されている場合、1 Dナンパーに基 **Jいて再構成データ制御部が再構成可能ハードウェアに** 処理ロジックをロードし機能させる。バススイッチがバ 成可能ハードウェアをリアルタイムパスで使用すること 成可能なハードウェア、ワークメモリ、出力パッファか らなる。演算装置から送られるデータにはヘッダ情報が 付加されていて、リアルタイムパス、ノンリアルタイム パスの指定、パラメータがついている。またヘッダには スの切り替えを行い、ノンリアルタイムパスの中の再構 もできる。

[0011]

【発明の実施の形態】以下、図面に基づき本発明の実施 別について説明する。

化描画処理装置2を使って、例えば表示用やプリント用 の出力デバイス 3 に出力できるピットマップデータに変 換する。一体化描画処理装置2は出力デバイス3と直接 cript (米国アドビシステムズ社商標) などのPD ce Interface、米国マイクロソフト社の商 は、予め別のコンピュータを使って作られたファイルを 報)を可視化する処理を行ってもよい。一体化描画処理 装置2には可視化処理に必要なハードウェア、ソフトウ ェアの動作環境が具備されている。演算装置1は、一体 [0012] [実施例] 図1は、本発明に係わる一体化 こおいて、コンピュータなどの演算装置 1 でPostS Lでむかれた文母やGDI (Graphic Devi 標) などの表示向けフォーマットなどを、アプリケーシ ョンソフトウェアを使って生成する。また、演算装置1 **描画処理装置を使ったシステムの一構成例を示す。図1** ネットワーク経由で受け取り、このファイル(電子情 に接続されており出カデバイス3を駆動する。

算装置1/F5を経由して、指定された記憶装置のアド **閻インターフェース(1/F)5と、出力デバイスイン** ノンリアルタイムパス?とから構成されている。演算装 置1/Fは一体化描画処理装置を演算装置1にハードウ パイス3の要求速度、または、画像データを可視化する ルタイムパス?は要求速度より違い速度で処理を実行す るものである。演算装置1から演算装置1/F5を経由 ノンリアルタイムパス7 において処理され、その後、演 ば、さらに演算装置1で処理され、またはノンリアルタ [0013] 図2は一体化描画処理装置2の構成例を示 す。図2に示すように一体化描画処理装置2は、演算装 ムパス6は、演算装置1から受けた画像データを出力デ のに必要な速度で処理を実行するものである。ノンリア る。出力デバイス1/Fは一体化描画処理装置2と出力 デバイス3との間の接続を行うものである。リアルタイ ターフェース (1/F) 8と、リアルタイムパス6と、 してノンリアルタイムパス?に送られた画像データは、 レスに転送される。転送されたデータは、必要であれ ェア上またはソフトウェア上接続するためのものであ

ę

を含み、カラープリンタは例えばカスケード式、タンデ 6へ送られる。リアルタイムパス6で処理された結果は 出カデバイス 1 / F8を経由して出カデバイス3へ送ら イスを言う。プリンタは白黒プリンタ、カラープリンタ れる。ここでの出力デバイス3は、プリンタや扱示デバ ム式である。 表示デバイスは例えばCRT、被晶表示装 を経由して出力される。要求速度で処理できることがあ らかじめ判明している画像データは、リアルタイムパス 資質装配 1 から演算装置 1 /F5を総由してリアルタイ ムパス 6へ送られた画像データは出力デバイス 1 / F8 ス6へ転送され、最終的に出力デバイス3に送られる。

は、以下の実施例の説明では2次元静止画にするけれど も、それにとどまらず、3次元静止画や動画なども基本 的には同じフローとなり、同様に処理対象として扱うこ [0014] 演算装置1から送られてくる画像データ

理フローの前処理としてアプリケーションソフトウェア でプリントや表示したいデータを生成する。それらはP DLであったりGD1タイプであったりPDF (Por table Document Format) であっ 【0015】図3は、図1のシステムにおける各機能ユ ニットおよび画像データの処理フローを示す。 図3の処 たりする。処理したいデータが直接、またはネットワー クを経由して演算装置1に入力される。

て変換される。変換されたベクトルはベジエなどの曲線 文字コード、フォントID、座標マトリクス描画色など ス、線属性、描画色などであり、それらの処理を文字図 直線近似したベクトルを台形データなどの矩形の集合で [0016] 図3において、まず、処理データ入力部1 0 1ではデータファイルを固まりとして一旦配像装置で 記憶し、順次字句解析部102でファイルに掛かれた内 容を記述のシンタックスに従って解析し、トークンとし 【0017】字句解析結果が機画命令であれば文字図形 形処理部103で行う。 描画命令郡とそれに付加された **タ生成を行い、ベクターデータは変換マトリクスによっ** で表されるのでこれを複数の直線ベクターで近似する。 て切り出し、オブジェクトに分けて必要な処理を施す。 **情報、フォントデータ情報を使用してまずベクターデー** 処理部103が処理する。線画命令は、文字であれば、 であり、図形であれば、ベクター、廃模変換マトリク

処理をラスタ処理部104で行う。ソース画像データに 付いたヘッダ情報にもとづき演算処理が行われる。演算 [0018] 字句解析結果が画像描画画命令であればラ 色、圧縮など)、座標マトリクスなどがあり、それらの スタ処理部104が処理する。画像については、ソース 画像データ、ソース画像ヘッダ情報(サイズ、磔さ、

内容は仲張であったり、拡大処理、回転処理、色補正処

埋などである。結果は同様に矩形で生成される。

イムパス7で繰り返し処理され、またはリアルタイムバ

に広がって記述される。そのため、領域の先頭から並べ ぞれの領域に入るような矩形を新たに生成する。文字図 形、ラスタごとに処理を行い、文字図形ラスタ合成部で ライン単位で区切り、出力する側の先頭から領域を作っ イでも同様に操作方向のラインにしたがって領域を分け る。文字図形やラスタ画像は表示画面または1ページ上 替えたものを領域に当てはめると英辞図形やラスタ画像 が領域の境界上に重なる場合がある。そのときにはパン ド単位分割部で矩形データを複数の領域に分割し、それ [0019] 中間データ生成部105は処理結果並べ替 処理結果並べ替え部では字句解析部102で順次処理さ う。 領域単位は出力デバイス3 ごとに異なる。 プリンタ の場合は、プリント出力する走査方向に沿って所定数の てゆく。一つにはパンドという単位がある。ディスプレ **え部201 (図12)、パンド単位分割部202 (図1** 2)、文字図形ラスタ合成部(図12)から成る。まず れた描画命令群をある領域単位で並べ替えることを行 **筑域ごとにまとまった中間データを生成する。**

す。図7 および図8 は文字図形に関するものである。あ 切る。さらにパンド境界で区切る。区切られた結果5つ 【0020】中間データの生成の例を図7~図10に示 る図形データを被線で示すような三角、または台形で区 に区切られオブジェクトID、外接矩形、処理ID、色 処理などが付加された情報が生成される。

データが生成される。このように中間データには領域ご れる。ラスタについては中間データ展開部107との役 割分担により中間データ形式はいくつかの選択が可能で 生成に必要な処理となる。必要な展開処理を色変換、解 して付与される。文字図形ラスタ合成部はそれぞれ別に 処理された文字図形とラスタ画像を、共通のパンディン [0021] 図9および図10はラスタ処理に関するも のである。 通常四角形の写真がパンド境界で2つに分け 外接矩形、処理ID、台形それぞれの画像ヘッダと画像 とにどんな展開処理が必要なのかのヘッダ情報が付与さ 像度変換、スクリーンとすれば、それらがヘッダ情報と あり、最終のデータに必要な処理から中間データ展開部 107で行う処理を引いた残りがあらかじめ中間データ られる。文字図形と同様にオブジェクトID、台形数、 グ単位で図8、図10の情報をまとめてゆく。

【0022】生成された中間データは中間データ記憶部 106で記憶され、中間データ展開部107で展開処理 算処理から出された矩形データから座標計算処理座標値 ルが大きくなる場合には出力された代表値とその近辺の する。文字図形データの展開処理は矩形の直線ベクトル 色空間がRGBで入力されたとすると、テーブルを使っ により矩形の×軸に平行な直線を描画し、色材報に基づ **描画である。矩形のエッジ座概を計算し、二つの座標計** き矩形内を強りつぶす。ラスタデータについてはヘッダ てそれぞれの値に対応したYMCKを出力する。 テーブ **情報から色変換、解像度変換をする必要があるとする。**

カデパイスにあわせて大きくする場合には、解像度変換 をする。すなわち、ラスタデータを散み込み、補間処理 5. これらを分割した領域ごとに処理し、出力デバイス CKが出力される。出力デバイス3がディスプレイの基 (固有)を出力する計算となり、YMCK出力より単純 **計算ですむ。ソース画像が小さなサイズのデータで、出** こより出力デバイスの回桨にあわせてアドレスを計算す **責を算出する補間計算部により小さなテーブルでもYM** 合はRGB (数型) からデバイス特性にあったRGB

【0023】中間データ展開部107はソフトウェアに よる展開処理方法も採用できるけれども、DDA (Di gital Differential Analyz er)を使った廃傷計算や、文字図形とラスタを含んだ 中間フォーマットを直接にパイプライン処理ハードウェ アにより展開処理する方法がすでに知られている。

を行うが、ラスタを中心とした処理は負荷が重く単純に [0025] 図4にノンリアルタイムパス1の処理プロ 度、一体化描画処理装置2に関するデータベースがあら かじめ登録されている。データベースを用いて、例えば 画像処理であれば、その処理内容、さらに、対象画像サ イズからリアルタイムパス6へ送るかノンリアルタイム パス7 へ送るかを、大まかに決定する。リアルタイムパ 【0024】図3で示した処理フローはリアルタイムパ である。中間データを生成するまでは資算装置1で処理 ス6とノンリアルタイムパス7を含めた総合的なフロー ックを示す。なお、演算装置1 (図1、図2) にはメモ リおよびCPUの性値、出力するデバイス3の要求選 資算装置1のソフトウェア処理では時間がかかる。

含んで構成されている。 資算装配 1 でパスが決定され必 ドウェア72、ワークメモリ73、出力パッファ74を [0026] 図4において、演算装置1/Fは入力パッ ムパス7は、再樹成データ制御部71、再構成可能ハー ファ51およびパス決定部52を含む。 ノンリアルタイ ンリアルタイムバス7になる。

スで処理可能かどうか判断が困難な場合には自動的にノ

構成可能ハードウェア72にロードする。 再構成ハード ウェア72は動的に**告き換え可能なFPGA(フィール** 要なヘッダ情報を付加した画像データは演算装配 1 / F ム、またはノンリアルタイムの臨別に基づいてパス決定 邸52がデータの送る方向を決める。ノンリアルタイム のデータの場合、データのヘッダには画像処理内容を示 す1D、画像データサイズ、転送速度、適算装置1内の メモリアドレスなどが含まれる。ヘッダ情報は再構成デ 一夕制御部71に送られ、この再構成データ制御部71 はヘッダ情報に借かれた次に動作させる処理内容を、再 5に送られる。資算装置1/F5は画像データを入力パ ッファ51へ若え、ヘッダ情報に留かれたリアルタイ ドプログラマブルゲートアレイ)紫子でできていて、

る。入力バッファ 5 1 はノンリアルタイムパス7 で処理 するデータを再構成可能ハードウェア72に送る。 再構 成可能ハードウェア72はワークメモリ73を使用して **資質処理しその結果を出力パッファ74に送り、出力パ** ッファ74はヘッダに掛かれたメモリアドレスへ転送す

登録方法はコンピュータである演算装置1に入力し、演 算装置 I / F 5 を経由して転送する。またはあらかじめ ROMなどに配飯させたデータを制御部71に設置する 方法もある。フラッシュメモリなどであれば設置した後 の最大サイズも考慮する。例えば最大ゲートサイズを越 をコンパクトに最大サイズ内に納める。正常に動作した 記述されている。一般のASICと同様、動作の論理配 パイルしてハードウェアのロジックデータに姿被し、勁 える場合には、動作速度を遅くしてもハードウェア配述 [0027] 再構成データ制御部71にはラスタ処理を 処理ロジックが再構成可能ハードウェア72にロードさ れると、再構成可能ハードウェア72は一般のASIC (特定用途向けIC) などと同様の機能を果たすように 述をHDしなどのハードウエア配述言語で記述し、コン 作シミュレーションで期待通りのタイミングで動作する かどうかをチェックする。 再構成可能ハードウェア72 ロジックデータを再構成データ制御部71へ登録する。 中心とした処理ロジックがあらかじめ薔薇されている。 に演算装置1よりダウンロードすることもできる。

[0028] 図11は再構成可能ハードウェア72への カすると再構成データ制御部71にあるテーブルを参照 する (S11、S12)。 IDナンバーとテーブル番号 4)、処理系と入出力系を併せて再構成可能ハードウェ **むき込み手順を示す。図11に示すように処理ⅠDを入** とは一致するように配置されている。 IDから参照した テーブル番号内にはアドレス俗報が掛かれている。アド レス惊報から再構成データ制御部71で蓄積されている 処理ロジックを読み出す (S13)。 処理以外に関連す る必要な入出力割り当て対応データを読み出し(S1 772ED-F\$& (S15).

タは色袖正を行う場合の演算係数が入っている。 処理パ てほしいかの10番号が付加されている。処理パラメー ラメータの後に、画像サイズ、転送速度、メモリアドレ [0029] 図5にヘッダ情報の例を示す。ヘッダ情報 は、パス決定部52がノンリアルタイムかリアルタイム ムを01、ノンリアルタイムを02というコードで示し ータが付加されている。 たとえば画像を2倍に拡大する ンリアルタイムでは送られたデータをどのように処理し ている。リアルタイムではその後の処理に必要なパラメ パスかを選択するための情報であり、図ではリアルタイ 場合は拡大処理名と倍率2という数字が入っている。 スが続く。

[0030] 政算装置1がノンリアルタイムパス7を使 用する場合には処理したいデータにヘッダ情報を付与す

部、または全部のロジック部を敬き換えることができ

73はダイナミックRAMを用いることができ、菂選ア

73の使用可能領域を決定する。また送られたヘッダ情 るデータをパス決定邸52経由で受け取り、ワークメモ 再構成データ傾御部71は処理内容によりワークメモリ 報に出力パッファ74が送るべき先のアドレスが散定さ る。 資算装置 1 /F5は受け取ったデータを一旦入力パ ッファ51へ薔積する。 ヘッダ1の内容がノンリアルタ イムになっているので、パス決定部52はデータをノン リアルタイムパス7へ送る。ヘッダ情報は再構成データ 財御部71へ送られ、この制御部71は次々に送られて る。ロードされた再構成可能ハードウェア72は処理す リ73を使用して順次処理し出力バッファ74へ遊す。 れているので、出力パッファ74へヘッダ情報を送る。 くるデータに対応して処理ロジックを動的にロードす

ている標準的な表現の一つであるRGB (標準) で入力 を示すとテーブル及び補正方式の処理ロジックがロード る。処理データはインターネット上のファイルで使われ 演算のたびに読み出され、再構成ハードウェア72で処 型されYMCKデータが生成される。1回案は24ピッ ス3の表現できる範囲できまる。YMCKは32ピット 単位で出力パッファ74に送られ、出力パッファ74は 指定されたアドレスへ転送する。 再構成ハードウェアと がつく。たとえば10ナンバーがテーブル及び補正方式 される。テーブル及び補正処理のハードウェア論理数約 50kゲート相当が再構成可能ハードウェア72に審き 込まれる。再構成可能ハードウェア72は100kゲー ト掛き込めるものとする。より大きなサイズも契装可能 である。演算に必要なパラメータはヘッダ情報から入手 し、再構成可能ハードウェア72に設定される。再構成 可能ハードウェア 7 2 は高速メモリ 終子 S R A Mが内蔵 され、演算に必要な係数や参照テーブルなどを構成でき され、数画楽単位以上でワークメモリ73へ一旦審積し ワークメモリ73は所定の一定速度のクロックに同期し て動作するため、高遠処理が可能になる。ワークメモリ がRGB系、YMCK系がある。変換精度によりテープ る。出力デバイス3への適合処理では出力デバイス3の 色空間範囲マッピング処理がある。組み合わせた処理モ ジュールの処理ロジックがすべて再構成データ制御部7 1 に蓄積されている。 蓄積されていない場合は演算装置 いて、入力されるヘッダのIDナンバーと一対一で対応 ト人力、32 ピット出力であるが、この値は出力デバイ る。色処理の内容は出力デバイス3や記述方法、処理し たい品質などで10種類以上の組み合わせがある。 記述 は入力がRGB系、Lab系、YMCK系があり、出力 る。処理ロジックにはすべてIDナンパーが付与されて 【0031】色補正処理を例にして一連の流れを説明す 1から資算装置 1/F5を経由してダウンロードでき ル方式、マトリクス方式、テーブル及び補正方式があ

9

クセスできるもの、またはバス幅を広げて接続されるも のが採用される。仮送のために指定されるアドレスは資 算装置 1内のメモリ装置となる。

度であるため、ノンリアルタイムパス7を使用すると数 るためリアルタイムバス6へ送ることはできないが、演 算装置1でソフトウエアによる処理では4M画案/秒程 【0032】 再構成ハードウェア 72の動作クロックは テーブル及び補正処理では1回案5クロックで終了する とすると、20M回来/秒となる。例えば出力デバイス 3 ヘリアルタイムで送る場合は50M回索/わ必要とな 条子の特性にもよるが100MH2クロックで動作し、 倍高速化できるようになる。

すると400kから500kゲートになるがノンリアル タイムパス7を使うことで十分小さな再構成可能ハード [0033] 色補正に関する必要な処理ロジックを合計 ウェア72ですべての機能をサポートすることができる

出力パッファ74は送り先アドレス情報に基づいて出力

[0034] [変形例] 今までは再構成可能ハードウエ してきたけれども、処理内容と動作速度とによって出力 デバイス3の要求速度に間にあうケースもでてくる。そ のときは再構成可能ハードウエア72はリアルタイムパ ア72の利用方法をノンリアルタイムパス7のみで説明 ス6のリソースとして使用できる。

イムパス?間は双方向のパスが具備される。 再構成可能 であり、テーブル及び補正方式より処理が単純なマトリ 与する (図5に示すように)。 I Dから処理ロジックが 決まり再構成データ制御部71は指定のモジュールをロ ードする。 資算装配 I /F5のパス決定部52はこれら の条件からノンリアルタイムパスァにある再構成可能ハ ロジックのゲート数が5 Kの処理ロジックにより1 画紫 7 2の動作速度は100M画索/秒となることを、演算 抜殴1はまずヘッダにリアルタイムパス6を指定し、通 株のリアルタイムパス7のヘッダにはない I D情報を付 ルタイムパス6としても使用する構成を示す。図6にお **閏1/F5内のパス決定部52からリアルタイムパス6** へゆくピデオの流れる欠印はパススイッチ9へ入力され ハードウエア72で動作する処理は、例えば色補正処理 クス方式が使われる。マトリクス方式を用いると、処理 装置1はデータベースから判断できる。その結果、演算 ムパスでも使用できるように切り替える。データライン [0035] 図6は再構成可能ハードウェア72をリア いて、全体の構成は図2と同じである。一体化構画処理 装置2内にパススイッチ9が加わる。図4に示す資算装 る。そのほかの再構成データ側御部71やワークメモリ 7 3などに変更はない。パススイッチ9とノンリアルタ クス方式を使用するものとする。 変換料度の要求があま からしょしへの変換など)の中での変換などにはマトリ 1クロックで処理できるため、再構成可能ハードウエア ードウエア12を、パススイッチ9を使ってリアルタイ り高くないケース、または同じ色の系 (RGB (標準) 90

⊛

る。 再構成可能ハードウェア72が可能になると入力バ ス6へ入力され処理される。「ロナンバーから再構成デ **-ドされ再構成可能ハードウエア72の動作が可能にな** ッファ51から画像データが転送明始される。 再構成可 **抱ハードウエア72は出力デバイス3の要求遠度である** 50M回素/秒で処理し、その結果は出力パッファ3か らリアルタイムパス6へつながり、リアルタイムパス6 7 4の出力はパススイッチ9へつながりリアルタイムバ ータ制御部71はマトリクス方式の処理ロジックをロー ドする。その後にヘツダーに付いているパラメータがロ ンを切り替える。 資算装置 1 /F5からでたラインはパ ススイッチ9へ入りパススイッチ9からノンリアルタイ **ム7の再構成可能ハードウェア7.2 に入り出力パッファ** の16本ないし32本とタイミング制御、通信制御ライ る。その結果は出力デバイス3へ表示、プリントされ で別の処理が行われ出力デバイス 1 / F8 へ転送され

けれども、 放算装置 1と一体型描画処理装置 2との接続 算装置 1/F5を2系統にしたり入力パッファ51の容 **蛩を拡張することで平行動作時の性能を向上させること** ができる。以上で一体化描画処理装置2を使った動作を が15551355のように、同時双方向で高速データ 伝送が可能であれば、 ノンリアルタイムとりアルタイム の処理を時間的に平行して動作させることができる。谉 [0036] 今までの説明では、ノンリアルタイムパス 7 とリアルタイムパス 6 の動作をシリーズに行っている 説明する。

を、処理する。このときの最小単位は1ページまたは1 [0037] 資算装置1は処理するデータの固まり、通 常は、プリントしたり表示したりするドキュメントー式

ベ替え部201、パンド単位分割部202、文字図形ラ ルタイムパス6に送れるかどうかを、データベース20 判断された場合は次のパンド処理を行う。最小単位を終 了して出力するケースのほかに、ドキュメントー式をす **ペイ処理してから出力デバイスへ出力するケースとがあ** る。ドキュメントー式をすべて処理する方法では上記の 【0038】パンド処理を行う各機能部および相互の動 作フローを図12に示す。図12において、処理結果並 スタ合成部204、パス判断部204が、バンド処理を **行なう。パス判断部204は、生成されたパンドがリア** ルタイムパス7を使って処理する。リアルタイムパスと 5を使ってチェックし、処理負荷が重い処理はノンリア 平行動作が特に有用になる。

する処理遊伐よりも遅い処理を行うノンリアルタイムパ 【0039】以上説明したように、本実施例では演算装 **置に核投された一体化描画処理装置は処理した結果を直** 校出力デバイスへ接続されている。一体化描画処理装置 は画像データの処理を行い出力デバイスを直接ドライブ するりアルタイムパスと、出力デバイスを直接ドライブ

スとを具備する。演算装置は画像データにリアルタイム またはノンリアルタイムパスかの判断をして、処理ID などの必要なヘツダー情報を添付し、一体化描画処理装 置はノンリアルタイム処理であれば処理 I Dに従って処 **理ロジックを再構成可能ハードウエアにロードし出力バ** ッファ経由で演算装置へ送り返すことで演算装置のコン ピュータを使ってソフトウェア処理するより高速に処理 が可能となる。ノンリアルタイムパスにある再構成可能 ハードウエアで動作する処理ロジックを数多く用意して おくことで、小さいハードウエア規模で多くの画像処理 をソフトウェアより高速に行うことができる。

め、ノンリアルタイムパスを通さず、さらに高速な処理 【0040】ノンリアルタイムパスにある再構成可能ハ **ードウエアの性能が高い場合または処理する内容が比較** 的単純で十分リアルタイム処理が可能な場合はパススイ ッチを使ってリアルタイムパスとつなげて処理できるた が可能となり、小さなハードウエア規模で動作可能であ ることは変わらない。 【0041】またノンリアルタイムパスの処理結果は転 ば一体化描画処理装置は大きなメモリがいらずカードサ 送先アドレスを指定すればよく、指定を演算装置にすれ イズでハードウェア実装が可能になる。

タベースを変更してリアルタイムパスを括用することで 広い範囲に対応可能である。また一体化したハードウエ アであり複数のボードは不要であるため安価に構成でき [0042] 技税する出力デバイス特性が変わったとき でも処理ロジックを新たにダウンロードしたり、処理パ ラメータを変更すればよく、性能が変更したときはデー

[0043]

ó

を構成する再構成可能ハードウエアで動作する処理ロジ 【発明の効果】本発明によれば、ノンリアルタイムパス ックを数多く用意しておくことで、小さいハードウエア **規模で多くの画像処理をソフトウェアより高速に行うこ** とができる。

【図1】 本発明の実施例のシステム全体の構成を示す ブロック図である。

【図面の簡単な説明】

[図2]

出力デバイス

一体化描画処理装配の内部プロック図であ [図2] データ処理のフローを説明する図である。 [図3]

ノンリアルタイムパスの内部ブロック図であ [図4]

ヘッダ情報の内部ブロック図である。 [図2]

[98]

パススイッチを入れた一体化描画処理装置の 4部ブロック図である。

「図7] 文字図形のパンドを説明する図である。

~7.96

文字図形のパンドおよび添付情報を説明する [88] 図である。

ラスタのパンドを説明する図である。 [6図]

S

(<u>M</u>3) 再構成可能ハードウェア 中国ゲータ条政権 中間データ配信息 6種データ入力部 Þ 计包算范围 再構成データ制御邸 ノンリアルタイムパス 出力デバイスI/F リアルタイムパス ワークメモリ 出力パッファ 入力パッファ パススイッチ パス決定部 7 4 7 2 2 ラスタのパンドおよび添付情報を説明する 処理ロジックを決定するフローを説明する 一体化描画处斑被雷 パスを決定するフローを説明する図であ 開探其例 [<u>図</u>] 一体化描画処理装置 **領算装置 I / F** 出カデバイス 资算装置 [符号の説明] [図12] [図10] 4 C 8 S. 宮である

